本發(fā)明屬于集成電路，具體涉及多通道小信號放大器。
背景技術：
1、應用于微機式可變電容陣列的多通道小信號放大器，它是由系統(tǒng)元件組成，其原理是將多個通道的小信號進行放大處理，以便后續(xù)進行采集、分析和處理，多通道小信號放大器作為信號處理鏈路中的關鍵環(huán)節(jié)，其性能直接影響著整個系統(tǒng)的性能指標，隨著電子技術的飛速發(fā)展，多通道信號處理系統(tǒng)在通信、醫(yī)療、工業(yè)控制等領域得到了廣泛應用。在這些系統(tǒng)中，對多通道放大器的增益與帶寬的一致性、放大信號質量以及成本提出越來越高的要求。傳統(tǒng)的多通道小信號放大器通常采用以下幾種方案：分立元件搭建多通道放大器，集成多通道運算放大器，基于開關電容技術的多通道放大器。
2、以上幾種多通道放大器中，集成多通道運算放大器具有體積小、集成度高、通道間一致性好的優(yōu)點，開關電容技術的多通道放大器利用時鐘控制開關的切換頻率，確保信號的正確采樣和傳遞，多個開關電容電路可以并行工作，每個通道獨立完成信號的采樣、保持和放大。
3、在微機式可變電容陣列構成的傳感器系統(tǒng)中，傳感器采集信號陣列陣元數(shù)量越多，其發(fā)射功率將要求越高，能耗也越大；接收電路也在此系統(tǒng)中，并且消除多通道的放大信號之間的串擾問題也非常重要，因此，期待一個功耗更低集成度更高串擾更小的多通道小信號放大器。
技術實現(xiàn)思路
1、本發(fā)明的目的在于提出一種應用于微機式可變電容陣列的高集成度低功耗低串擾多通道小信號放大器。
2、本發(fā)明提出的用于微機式可變電容陣列的多通道小信號放大器，其電路結構包括：微機式可變電容陣列、前置信號開關陣列、信號放大器、同步時鐘控制模塊以及后置信號開關陣列；初始小信號由可變電容陣列接收到聲學信號生成，由可變電容陣列產(chǎn)生的多通道小信號輸入至前置開關陣列，同步時鐘控制模塊選擇前置開關陣列的陣元信號通道；前置開關陣列輸出的單個小信號經(jīng)信號放大器放大后輸出至后置開關陣列，后置開關陣列同樣由同步時鐘控制模塊選擇陣元；同步時鐘控制模塊的控制信號同步選擇前置開關陣列以及后置開關陣列；即兩個開關陣列模塊保持同步；
3、本發(fā)明中，所述同步時鐘控制模塊，包括一個同步時鐘單脈沖生成模塊、一個時鐘產(chǎn)生模塊以及一個開關選擇器；同步時鐘單脈沖生成模塊與時鐘產(chǎn)生模塊各有一個獨立的使能信號輸入端且兩者相連，同步時鐘單脈沖生成模塊有一個獨立的時鐘輸入端，開關選擇器有一個獨立的同步時鐘單脈沖信號輸入端和一個獨立的時鐘信號輸入端；同步時鐘單脈沖生成模塊有一個獨立的輸出端，其與開關選擇器的同步時鐘單脈沖信號的輸入端相連；時鐘產(chǎn)生模塊有一個獨立的輸出端，其與開關選擇器的時鐘信號輸入端以及同步時鐘單脈沖生成模塊的時鐘輸入端相連；開關選擇器輸出端有n個獨立的開關陣列控制信號輸出端口，分別與前置以及后置開關陣列的n個獨立的陣元開關使能端相連。
4、本發(fā)明中，所述同步時鐘控制模塊中的同步時鐘單脈沖生成模塊包括：2個晶體管m1、m2，2個反相器c1、c2，2個d觸發(fā)器d1、d2；使能信號接晶體管m1與m2的柵極，晶體管m1漏極接電源vdd，晶體管m2漏極接地，晶體管m1與晶體管m2相連并與d觸發(fā)器d1的數(shù)據(jù)輸入端相連；d觸發(fā)器d1的數(shù)據(jù)輸出端與d觸發(fā)器d2的數(shù)據(jù)輸入相連，d觸發(fā)器d2的數(shù)據(jù)輸出端接同步時鐘單脈沖信號模塊的輸出端；時鐘信號接反相器c1的輸入端，反相器c1的輸出端連接至d觸發(fā)器d1的片選使能端與反相器c2的輸入端；反相器c2的輸出端連接至d觸發(fā)器d2的片選使能端。
5、本發(fā)明中，所述同步時鐘控制模塊中的開關選擇器，包括n個時鐘上升沿觸發(fā)的d觸發(fā)器、1個晶體管m3；晶體管m3源極與晶體管m3柵極相連并連接同步時鐘單脈沖信號輸入端，晶體管m3漏極連接n個時鐘上升沿觸發(fā)的d觸發(fā)器中的第1個觸發(fā)器的數(shù)據(jù)輸入端；n個時鐘上升沿觸發(fā)的d觸發(fā)器中的第x個觸發(fā)器數(shù)據(jù)輸出端連接至下一個(即第x+1個)觸發(fā)器的數(shù)據(jù)輸入端(x＝1,2，……，)，其中第n個觸發(fā)器的數(shù)據(jù)輸出端連接至第1個觸發(fā)器的數(shù)據(jù)輸入端；n個時鐘上升沿觸發(fā)的d觸發(fā)器的n個數(shù)據(jù)輸入端與n個獨立的開關控制信號輸出端口分別相連，時鐘信號輸入端與n個時鐘上升沿觸發(fā)的d觸發(fā)器的時鐘輸入端相連。
6、本發(fā)明設計的多通道小信號放大器，由于同步時鐘單脈沖生成模塊在觸發(fā)后生成的單脈沖對開關選擇器的觸發(fā)，其共同構成的同步時鐘控制模塊能對開關陣列陣元獨立控制，每個時鐘周期下僅一個信號通過信號放大器放大，從而實現(xiàn)低功耗高集成度低成本低串擾的信號多通道放大電路設計。
1.一種用于微機式可變電容陣列的多通道小信號放大器，其特征在于，電路結構包括：微機式可變電容陣列、前置開關陣列、信號放大器、同步時鐘控制模塊以及后置開關陣列；初始小信號由可變電容陣列接收到聲學信號生成，由可變電容陣列產(chǎn)生的多通道小信號輸入至前置開關陣列，同步時鐘控制模塊選擇前置開關陣列的陣元信號通道；前置開關陣列輸出的單個小信號經(jīng)信號放大器放大后輸出至后置開關陣列，后置開關陣列同樣由同步時鐘控制模塊選擇陣元；同步時鐘控制模塊的控制信號同步選擇前置開關陣列以及后置開關陣列。
2.根據(jù)權利要求1所述的多通道小信號放大器，其特征在于，所述同步時鐘控制模塊包括一個同步時鐘單脈沖生成模塊、一個時鐘產(chǎn)生模塊以及一個開關控制器；同步時鐘單脈沖生成模塊與時鐘產(chǎn)生模塊各有一個獨立的使能信號輸入端且兩者相連，同步時鐘單脈沖生成模塊有一個獨立的時鐘輸入端，開關選擇器有一個獨立的同步時鐘單脈沖信號輸入端和一個獨立的時鐘信號輸入端；同步時鐘單脈沖生成模塊有一個獨立的輸出端，其與開關選擇器的同步時鐘單脈沖信號的輸入端相連；時鐘產(chǎn)生模塊有一個獨立的輸出端，其與開關選擇器的時鐘信號輸入端以及同步時鐘單脈沖生成模塊的時鐘輸入端相連；開關選擇器輸出端有n個獨立的開關陣列控制信號輸出端口，分別與前置以及后置開關陣列的n個獨立的陣元開關使能端相連。
3.根據(jù)權利要求2所述的多通道小信號放大器，其特征在于，所述同步時鐘控制模塊中的同步時鐘單脈沖生成模塊包括2個晶體管m1、m2，2個反相器c1、c2和2個d觸發(fā)器d1、d2；使能信號接晶體管m1與晶體管m2的柵極、晶體管m1漏極接電源vdd，晶體管m2漏極接地，晶體管m1與晶體管m2相連并與d觸發(fā)器d1的數(shù)據(jù)輸入端相連；d觸發(fā)器d1的數(shù)據(jù)輸出端與d觸發(fā)器d2的數(shù)據(jù)輸入相連，d觸發(fā)器d2的數(shù)據(jù)輸出端接同步時鐘單脈沖信號模塊的輸出端；時鐘信號接反相器c1的輸入端，反相器c1的輸出端連接至d觸發(fā)器d1的片選使能端與反相器c2的輸入端；反相器c2的輸出端連接至d觸發(fā)器d2的片選使能端。
4.根據(jù)權利要求3所述的多通道小信號放大器，其特征在于，所述同步時鐘控制模塊中的開關選擇器包括n個時鐘上升沿觸發(fā)的d觸發(fā)器、1個晶體管m3；晶體管m3源極與晶體管m3柵極相連并連接同步時鐘單脈沖信號輸入端，晶體管m3漏極連接n個時鐘上升沿觸發(fā)的d觸發(fā)器中的第1個觸發(fā)器的數(shù)據(jù)輸入端；n個時鐘上升沿觸發(fā)的d觸發(fā)器中的第x個觸發(fā)器數(shù)據(jù)輸出端連接至第x+1個觸發(fā)器的數(shù)據(jù)輸入端，其中第n個觸發(fā)器的數(shù)據(jù)輸出端連接至第1個觸發(fā)器的數(shù)據(jù)輸入端；n個時鐘上升沿觸發(fā)的d觸發(fā)器的n個數(shù)據(jù)輸入端與n個獨立的開關控制信號輸出端口分別相連，時鐘信號輸入端與n個時鐘上升沿觸發(fā)的d觸發(fā)器的時鐘輸入端相連。