專利名稱：多頻點寬帶信號發(fā)生器以及信號處理方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子信息技術(shù)領(lǐng)域，具體是指多頻點寬帶信號發(fā)生器。多頻點寬帶信號發(fā)生器工作在在超短波波段(帶寬1GHZ)內(nèi)，產(chǎn)生多種數(shù)字或模擬已調(diào)信號。
背景技術(shù)：
信號發(fā)生器用于產(chǎn)生調(diào)制或載波信號。按信號發(fā)生器輸出頻率的數(shù)目可分為點頻信號發(fā)生器和多頻點信號發(fā)生器。點頻信號發(fā)生器輸出單一的頻點，一般這類信號發(fā)生器的相位噪聲和雜散抑制等性能要求較高，常用作高性能的單頻點本振。多頻點信號發(fā)生器工作在一定帶寬內(nèi)，可以選頻輸出(某一時間段內(nèi)輸出一個預(yù)定的頻率)和掃頻輸出(按設(shè)置的頻率步進、頻率駐留時間和掃頻速率從一個頻率上升或下降到另一個頻率)，是信號發(fā)生器中用得最多的一類。產(chǎn)生超寬帶信號的主要方法有多通道合成和鎖相+倍頻+分頻合成兩種，分別介紹如下。a、多通道合成。 這種方法采用多個信號發(fā)生器，這些信號發(fā)生器可以采用直接合成或鎖相+倍頻+分頻合成技術(shù)，每個信號發(fā)生器都能在一定頻率范圍內(nèi)選頻輸出，這幾個信號發(fā)生器都能在某一時刻點輸出一個特定頻率的信號，通過開關(guān)將這幾路信號中的一路輸出。 b、鎖相+倍頻+分頻合成。 這種方法由MCU (微控制器，如FPGA、DSP 或單片機)控制PLL (鎖相環(huán))產(chǎn)生多頻點輸出。單個鎖相環(huán)就可以輸出相對帶寬超過40% 的寬帶信號，如果再結(jié)合倍頻和分頻，可以擴展成超多頻點寬帶信號發(fā)生器，可以實現(xiàn)幾十個倍頻程的輸出。多通道合成技術(shù)使用多個信號發(fā)生器，這樣硬件系統(tǒng)比較龐大，而且各信號發(fā)生器放在一起時電磁兼容問題也不容易解決。另外，由于硬件多，功耗也大，調(diào)試量加大，結(jié)構(gòu)也復雜。通過MCU控制PLL然后倍頻、分頻合成技術(shù)有硬件使用少的優(yōu)點，但PLL的參考頻率不高，導致信號的相位噪聲和雜散等關(guān)鍵指標很難做到很高。而且單獨的鎖相+倍頻+ 分頻合成應(yīng)用于超寬帶系統(tǒng)時，跳頻時間會很慢。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供了一種多頻點寬帶信號發(fā)生器，這種多頻點寬帶信號發(fā)生器在滿足超寬帶要求的前提下，同時實現(xiàn)低雜散、低相位噪聲和快捷變頻性能。本發(fā)明的目的通過下述技術(shù)方案實現(xiàn)多頻點寬帶信號發(fā)生器，主要由數(shù)字電路模塊、以及與數(shù)字電路模塊連接的本振源模塊和通道模塊構(gòu)成，所述本振源模塊還與通道模塊連接。所述數(shù)字電路模塊包括互相連接的數(shù)字上變頻器和現(xiàn)場可編程門陣列FPGA ；所述數(shù)字上變頻器與通道模塊連接，現(xiàn)場可編程門陣列FPGA還與本振源模塊連接。所述數(shù)字上變頻器的型號為AD9957。還包括金屬腔體，所述數(shù)字電路模塊、本振源模塊、通道模塊均為印制電路板，且各印制電路板安裝在金屬腔體內(nèi)部；所述金屬腔體還連接有外部接口 SMA-50A、外部接口 SMA-50B、外部接口 DB15S、外部接口 DB9P，所述外部接口 SMA-50A和外部接口 SMA-50B均與通道模塊連接，外部接口 DB15S和外部接口 DB9P均與現(xiàn)場可編程門陣列FPGA連接。印制電路板通過螺絲安裝在金屬腔體內(nèi)部。所述印制電路板上還設(shè)置有金屬壓條，所述金屬壓條設(shè)置在本振源模塊和通道模塊之間。所述現(xiàn)場可編程門陣列FPGA產(chǎn)生帶寬為50MHz的基帶信號，所述帶寬為50MHz的基帶信號包含了6個載波頻率。數(shù)字上變頻器產(chǎn)生的信號為中頻信號。所述本振源模塊產(chǎn)生的2路鎖相信號?；谏鲜龆囝l點寬帶信號發(fā)生器的信號處理方法，包括以下處理步驟，
信號發(fā)生步驟包括基帶信號發(fā)生步驟和鎖相信號發(fā)生步驟；基帶信號發(fā)生步驟用現(xiàn)場可編程門陣列FPGA控制數(shù)字上變頻器在最大帶寬50MHz內(nèi)產(chǎn)生多頻點基帶信號，此基帶信號包含了 6個載波頻率；鎖相信號發(fā)生步驟現(xiàn)場可編程門陣列FPGA控制本振源模塊，使得本振源模塊產(chǎn)生2路鎖相信號；
變頻處理步驟基帶信號通過數(shù)字上變頻器正交數(shù)字上變頻到中頻信號； 混頻處理步驟中頻信號再通過通道模塊進行模擬混頻轉(zhuǎn)為射頻信號，以本振源模塊產(chǎn)生的2路鎖相信號為鎖相參考信號，將中頻信號通過通道模塊進行模擬混頻、放大、濾波處理。鎖相加混頻實現(xiàn)超寬帶頻率合成技術(shù)是近年來迅速發(fā)展并得到不斷提高的技術(shù)。 這種技術(shù)首先由N個PLL產(chǎn)生N個頻段的信號，通過開關(guān)選擇混頻器將它們與低頻段的已調(diào)信號混頻，最終的輸出信號的最大頻率帶寬可以實現(xiàn)N個頻段的疊加(最大輸出信號的頻率帶寬取決于混頻方式)。本發(fā)明除采用鎖相加混頻的方式實現(xiàn)信號發(fā)生器的超寬帶工作，即在本振源模塊的基礎(chǔ)上實現(xiàn)信號發(fā)生器的超寬帶工作，寬帶指的是相對帶寬超過40%，本發(fā)明的工作相對帶寬為188%。在滿足超寬帶要求的前提下，同時實現(xiàn)低雜散、低相位噪聲和捷變頻性能。超寬帶主要通過兩個寬帶鎖相環(huán)實現(xiàn)，捷變頻通過混頻器和開關(guān)實現(xiàn)，合理設(shè)計混頻電路和鎖相環(huán)路保證低雜散、低相位噪聲指標。另外，印制電路板通過螺絲固定在金屬腔體內(nèi)部；外部接口 DB15S和外部接口 DB9P用于接收外部信號的同時回傳狀態(tài)信號，而外部接口 SMA-50A、外部接口 SMA-50B分別用于外部調(diào)制信號輸入和最終的信號輸出；本振源模塊和通道模塊用金屬壓條隔開，防止電路的相互干擾，通過內(nèi)部電纜實現(xiàn)射頻交聯(lián)。本發(fā)明能實現(xiàn)以下參數(shù)設(shè)計本發(fā)明能在IGHz的帶寬內(nèi)工作，該合成器的相對工作頻率帶寬為188%，具有超寬帶特征，在超寬工作頻帶和較寬的信道帶寬內(nèi)保證輸出信號的雜散抑制高(高于60dBc)、相位噪聲好-90 dBc/Hz偏離載波IOkHz)和快速跳頻能力 (頻率切換時間小于lOOuS)，能作為超寬帶電子干擾機的高性能的信號發(fā)生器。AD9957是AD公司產(chǎn)生的一種通用數(shù)字上變頻器。本發(fā)明最多能在50MHz的信道帶寬內(nèi)同時輸出6個信號，該合成器的相對工作頻率帶寬超過188%，具有超寬帶特征，在超寬工作頻帶和較寬的信道帶寬內(nèi)保證6個同時輸出信號的雜散抑制高(高于60dBc)、相位噪聲好-90 dBc/Hz偏離載波IOkHz)和快速跳頻能力(頻率切換時間小于lOOuS)，能作為超寬帶電子干擾機的高性能的信號發(fā)生器。如下表1，
表1 部分頻點測試數(shù)據(jù)分析取樣表
權(quán)利要求
1.多頻點寬帶信號發(fā)生器，其特征在于主要由數(shù)字電路模塊、以及與數(shù)字電路模塊連接的本振源模塊和通道模塊構(gòu)成，所述本振源模塊還與通道模塊連接。
2.根據(jù)權(quán)利要求1所述的多頻點寬帶信號發(fā)生器，其特征在于所述數(shù)字電路模塊包括互相連接的數(shù)字上變頻器和現(xiàn)場可編程門陣列FPGA ；所述數(shù)字上變頻器與通道模塊連接，現(xiàn)場可編程門陣列FPGA還與本振源模塊連接。
3.根據(jù)權(quán)利要求2所述的多頻點寬帶信號發(fā)生器，其特征在于所述數(shù)字上變頻器的型號為AD9957。
4.根據(jù)權(quán)利要求2所述的多頻點寬帶信號發(fā)生器，其特征在于還包括金屬腔體(1)， 所述數(shù)字電路模塊、本振源模塊、通道模塊均為印制電路板，且各印制電路板安裝在金屬腔體(1)內(nèi)部；所述金屬腔體(1)還連接有外部接口 SMA-50A(11)、外部接口 SMA-50B (12)、外部接口 DB15S (13)、外部接口 DB9P (14)，所述外部接口 SMA-50A (11)和外部接口 SMA-50B (12)均與通道模塊連接，外部接口 DB15S (13)和外部接口 DB9P (14)均與現(xiàn)場可編程門陣列FPGA連接。
5.根據(jù)權(quán)利要求4所述的多頻點寬帶信號發(fā)生器，其特征在于印制電路板通過螺絲安裝在金屬腔體(1)內(nèi)部。
6.根據(jù)權(quán)利要求4所述的多頻點寬帶信號發(fā)生器，其特征在于所述印制電路板上還設(shè)置有金屬壓條，所述金屬壓條設(shè)置在本振源模塊和通道模塊之間。
7.根據(jù)權(quán)利要求2、3、4、5、6中任意一項所述的多頻點寬帶信號發(fā)生器，其特征在于 所述現(xiàn)場可編程門陣列FPGA產(chǎn)生帶寬為50MHz的基帶信號，所述帶寬為50MHz的基帶信號包含了 6個載波頻率。
8.根據(jù)權(quán)利要求2、3、4、5、6中任意一項所述的多頻點寬帶信號發(fā)生器，其特征在于 數(shù)字上變頻器產(chǎn)生的信號為中頻信號。
9.根據(jù)權(quán)利要求2、3、4、5、6中任意一項所述的多頻點寬帶信號發(fā)生器，其特征在于 所述本振源模塊產(chǎn)生的2路鎖相信號。
10.基于上述多頻點寬帶信號發(fā)生器的信號處理方法，其特征在于包括以下處理步驟，信號發(fā)生步驟包括基帶信號發(fā)生步驟和鎖相信號發(fā)生步驟；基帶信號發(fā)生步驟用現(xiàn)場可編程門陣列FPGA控制數(shù)字上變頻器在最大帶寬50MHz內(nèi)產(chǎn)生多頻點基帶信號，此基帶信號包含了 6個載波頻率；鎖相信號發(fā)生步驟現(xiàn)場可編程門陣列FPGA控制本振源模塊，使得本振源模塊產(chǎn)生2路鎖相信號；變頻處理步驟基帶信號通過數(shù)字上變頻器正交數(shù)字上變頻到中頻信號；混頻處理步驟中頻信號再通過通道模塊進行模擬混頻轉(zhuǎn)為射頻信號，以本振源模塊產(chǎn)生的2路鎖相信號為鎖相參考信號，將中頻信號通過通道模塊進行模擬混頻、放大、濾波處理。
全文摘要
本發(fā)明提供了多頻點寬帶信號發(fā)生器，主要由數(shù)字電路模塊、以及與數(shù)字電路模塊連接的本振源模塊和通道模塊構(gòu)成，所述本振源模塊還與通道模塊連接。本發(fā)明的有益效果是本發(fā)明采用鎖相加混頻實現(xiàn)超寬帶多頻點信號發(fā)生器，能在1GHz的帶寬內(nèi)正常工作，同時很好抑制了電路中可能出現(xiàn)的雜散惡化，實現(xiàn)了良好的雜散性能和相位噪聲性能，為實現(xiàn)多頻點同時輸出奠定了良好的技術(shù)基礎(chǔ)。
文檔編號H04B1/7163GK102545959SQ20121002853
公開日2012年7月4日 申請日期2012年2月9日 優(yōu)先權(quán)日2012年2月9日
發(fā)明者張曉勇, 郝溫利 申請人:成都中亞通茂科技有限公司